LAPORAN AKHIR 1 PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

LAPORAN AKHIR 1 (Modul 1 Percobaan 1)

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Gerbang NOT

   2. Gerbang AND

   3.Gerbang NAND

   4.Gerbang OR

   5. Gerbang NOR

    6. Gerbang XOR

    7.Gerbang XNOR

    8.Logic State 

   

  9. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan kali ini, menggunakan gerbang logika yaitu NOT, AND, OR, XOR, NAND, NOR dan XNOR. Dengan prinsip nya masing masing yaitu Ketika masing masing berlogika 1, maka output dari gerbang logika masing masing adalah berbeda juga.

Ketika b1 diganti dengan clock dengan kondisi b0 berlogika 0, maka output bisa kita gambarkan grafik sinyal nya berdasarkan output yang dilihat pada simulasi ketika clock saat kondisi aktif low atau 0 maka outputnya setelah melalui gerbang logika OR adalah 0, sedangkan ketika clock naik menjadi aktif high atau 1 maka output nya adalah 1 dengan menggunakan prinsip penjumlahan sehingga untuk output sinyal nya nanti akan mengikuti bentuk sinyal clock. Begitu juga saat melewati gerbang XOR ketika clock kondisi aktif low atau 0 maka output nya adalah 0 karena 0+0 adalah genap dan ketika clock kondisi aktif high atau 1 maka output nya adalah 1 karena 0+1 adalah ganjil dan kembali lagi bentuk sinyal output nya akan mengikuti bentuk sinyal clock. Dan seterusnya untuk semua gerbang dengan mengikuti prinsip dasar gerbang logika.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Bagaimana pengaruh masing" output gerbang ketika input B1 diubah menjadi Clock ? 

Pengaruh clock terhadap masing masing output gerbang logika adalah diantaranya, pada gerbang logika NOT yaitu ketika berlogika 1 maka outputnya berlawanan, yaitu berlogika 0. Pada gerbang AND outputnya sama, yaitu ketika input clock berlogika 1, maka outputnya berlogika 1, dan sebaliknya. Pada gerbang logika OR, ketika input berlogika 1 maka outputnya diam (1). dan Pada gerbang logika XOR, ketika input clock berlogika 1, maka outputnya berlawanan. Pada gerbang logika NAND yaitu krtika inputnya berlogika 1, maka inputnya berlawanan atau = nol. Pada gerbang NOR,  ketika berlogika 1 inputannya, outputnya menghasilkan diam/ tidak terpengaruh. Pada gerbang logika  XNOR, inputan sama dengan output.

Pada Inputan clock berlogika 0, pengaruhnya hampir sama dengan inputan yang berlogika 1, dan prinsipnya pun juga sama, pada gerbang logika AND, NAND, itu outputnya diam, berlogika 1 dan 0.

7. Link Download [Kembali]

html (klik disini)

Video Percobaan (Klik disini)

Rangkaian Simulasi 1(Klik disini)

Rangkaian Simulasi 2 (Klik disini)

Download datasheet AND (klik disini)

Download datasheet XOR (klik disini)

Download datasheet OR (klik disini)

Download datasheet XNOR (klik disini)