Selasa, 30 Mei 2023

LAPORAN AKHIR MODUL 2



LAPORAN AKHIR MODUL 2 PERCOBAAN 2 KONDISI 10

1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]

 Panel DL 2203C 
 Panel DL 2203D 
Panel DL 2203S

 

Jumper

3. Rangkaian Simulasi [Kembali]

Percobaan Pada Proteus

Sebelum di Run



Setelah di Run

Percobaan Pada Praktikum





 4. Prinsip Kerja Rangkaian [Kembali]

Pada Percobaan 2 ini menggunakan Jenis Flip Flop T/ T Flip Flop, pada T Flip Flop ini adalah merupakan bagian dari J-K Flip Flop, yang inputanya dijadikan menjadi 1 input, dan input ini menjadikan jenis flip flop T.

Pada percobaan 2 T Flip Flop, seperti kita ketahui dimana T Flip Flop ini ketika input T nya aktif dan dipengeruhi oleh CLK, maka ouputnya akan berubah dan jika T tidak aktif walaupun dipengaruhi clock maka ouputnya tidak berubah. Pada percobaan kali ini dimana percobaan dibagi menjadi beberapa kondisi dimana diantaraya:
-Kondisi 1 dimana, T(B2) = X, PRE(B1) = 1, CLR (B0)=0, ouput yang dihasilkan yaitu 0 (Q), dan 1(Q'), ini disebabkan karena clocknya memiliki active low, dan inputan dari R  aktif karena diberi input 0.

-Kondisi 2 dimana, T(B2) = X, PRE(B1) = 0, CLR (B0)=1, output yag dihasilkan yaitu 1 (Q) dan 0(Q'), ini disebabkan karena clocknya memiliki active low, sedangkan pada inputan S (B1) yang diinputkan logika 0, dan dan pada inputan R (B0) berfungsi untuk me reset input yang ada, sehingga akan berlawanan dengan input S(B1)

-Kondisi 3 dimana, T(B2) = X, PRE(B1) = 0, CLR (B0)=0, output yang akan dihasilkan yaitu 1 (Q) dan 1 juga untuk (Q'), ini dinamakan dengan kondisi terlarang, dimana ketika inputan pada kaki B1 itu 0, dan R juga 0, maka fungsi dari flip flop R-S tidak sesuai dengan fungsinya, dimana fungsi flip flop R-S (Set - Reset).

-Kondisi 4 dimana, T(B2) = CLK, PRE(B1) = 1, CLR (B0)=1, output yang dihasilkan adalah Toggle, dimna kondisi ini memiliki kondisi yang tidak stabil/berubah-ubah, ini terjadi karena dipengaruhi Clock yang aktif.


 5. Video Rangkaian [Kembali]



6. Analisa [Kembali]

1. Analisalah hasil yang didapatkan pada percobaan 2, dengan keempat kondisi yang ada pada jurnal!, Bagaimana utput yang dihasilkan dan jelaskan kenapa bisa outputnya seperti itu!
Jawab:
Pada percobaan 2 terdapat 4 kondisi, dimana diantaranya adalah
- Kondisi 1 itu inputnya berurutan X,1,0, dan outputnya menghasilkan 0(Q) dan 1(Q') ini terjadi karena B1 terhubung ke B1, karna B1 aktif high(1), sedangkan Flip flop kaki S akitf low, maka outputnya menghasilkan 0,

-Kondisi 2 itu inputnya berurutan X,0,1 dan outputnya menghasilkan 1(Q) dan 9(Q') ini terjadi karena B1 aktif low dan S aktif low, maka output yang aktif akan low.

-Kondisi 3 itu inputnya berurutan X,0,0 dan ouputnya menghasilkan output 1,1 ini merupakan kondisi terlarang dan sistem akan tidak stabil.

-Kondisi 4 itu inputnya berurutan CLK, 1,1 dan ouputnya menghasilka output toggle,toggle. karena outtput toggle itu sendiri akan beroutput berbentuk berubah ubah(1,0,1,0,1,0,1 dst).

2. Jelaskan dan bandingkan hasil pada percobaan praktikum dengan teori! Apakah sesuai dengan teori? jika iya, buktikan dan jika tidak, jelasskan dalam hal apa perbedannya!
Jawab:

Secara teori dengan praktikum hasilnya tidak selalu sama, karena dalam percobaan pada praktikum dengan teori itu berbeda, dikarenakan perbedaannya terdapat pada alat yang digunakan saat praktikum, dan alat yang digunakan tidak selalu sama ketahanan dan keuletannnya sebagai mana alat itu difungsikan.

 7. Link Download [Kembali]


- Tidak ada komentar:

LAPORAN AKHIR MODUL 2



LAPORAN AKHIR MODUL 2 PERCOBAAN 1 KONDISI 14


1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]

 Panel DL 2203C 
 Panel DL 2203D 
Panel DL 2203S

 
Jumper

 3. Rangkaian Simulasi [Kembali]

Percobaan Pada Proteus
Sebelum di Run

Setelah di Run

Percobaan Pada Praktikum



 4. Prinsip Kerja Rangkaian [Kembali]

Prinsip Kerja Rangkaian pada percobaan 1 yaitu, dimana  pada rangkaian menggunakan 2 Jenis Flip flop yang berbeda, diantaranya yaitu J-K Flip Flop dan D Flip-Flop.

Komponen yang digunakan pada rangkaian ini diantaranya adalah Switch SPDT, Power Supply, Flip Flop serta logic Probe. Fungsi diantara masing masing komponen tersebut adalah, bertujuan untuk mengetahui output yang akan dikeluarkan pada masing masing Flip Flop yang digunakan. Pada Switch SPDT berfungsi untuk menunjukkan ketika berlogika 1 atau 0, Pada power supply berfungsi untuk memberikan arus pada tiap switch yang disalurkan ke flip flop, Flip Flop difungsikan untuk objek percobaan pada rangkaian, serta logic probe berfungsi sebagai indikator atau output yang akan digunakan.
J-K Flip Flop pada rangkaian ini memiliki dasar/Jenis R-S Flip Flop, dimana dasar tiap jenis flip flop adalah dari R-S Flip Flop (Set- Reset). pada salah satu percobaan ini, J-K flip flop memiliki kondisi Toggle, dimana kondisi ini adalah kondisi yang dikenal dengan kondisi yang tidak stabil/berubah ubah.
dan untuk percobaan lainnya berfungsi dengan sebagaimana mestinya J-K Flip Flop.

dan pada D Flip Flop, terhubung dengan input B5 dengan inputan 0, kaki CLK  terhubung dengan input B6. dan untuk outputnya adalah Q yang dihubngkan dengan H4 dengan output 0 dan Q' dihubngkan ke H3 dengan output 1.

5. Video Rangkaian [Kembali]



6. Analisa [Kembali]

1. Pada percobaan satu kondisi 1,2 dan 3, terdapat kondisi X pada inputan B2,B3,B4,B5,B6, Apakah inputan ini akan mempengaruhi output yang dihasilkan? jika iya, kenapa itu terjadi dan jika tidak, siapa sebenarnya yang mempengaruhi nilai outputnya dan kenapa?

Jawab: 
Tidak karena (pada percobaan 1,2, dan 3) Flip Flop yang digunakan adalah flip flop jenis J-K dan seperti yang diketahui bahwa pada setiap fllip flop yang digunakan dasarnya sama, yaitu menggunakan R-S Flip flop, dan nilai yang mempengaruhinya yaitu inputan dari B1, dan B0. karena ketika B1 berlogika 1, dan B0 berlogika 0, maka Q akan berlogika 0, karna Q terletak pada pada inputan S. dan inputan S itu aktif low, jadi  outputnya itu 0, dan sebaliknya. sedagkan jika dia berlogika 0 sama 0, itu akan berkondisi toggle.

2. Dalam percobaan satu. apabila nilai B0 dan B1 sama. diberi logika 0, apa output yang dihasilkan pada percobaan? kenapa hal ini bisa terjadi? apa penyebab dan akibatya pada rangkaian?

Jawab:
Output yaang dihasikan yaitu 1,1 hal ini terjadi karena pada J-K flip flop sendiri memiliki R-S flip flop yang dimana R-S(reset-set) yaitu ketika S menerima inputan 0, dan R meneria 0 juga, maka ini akan mengeluarkan output 1 dan CLK. akan menunjukkan Toggle(berubah ubah). dikarenakan sebelumnya Flip Flop aktif low. jadi dia akan mentrigger ketika aktif low. dan karna kondisi terlarang maka clock akan berubah ubah logika yang dihasilkannya.

3. Dalam percobaan modul ada tentang flip flop dikenal beberapa kondisi pada flip flop diantaranya kondisi tersebut adalah,  X,Toggle, Tetap, dan terlarang. jelaskan apa yang dimaksud dengan kondisi X ,Toggle, tetap dan terlarangv beserta contohnya!

Jawab:
Kondisi X : atau  disebut dengan Don't Care. yaitu kondisi yang dimana tidak perduli baik itu logika 1 ataupun 0, karena tidak berpengaruh pada output

Toggle: kondisi dimana output yang dihasilkan tidak tetap/ berubah ubah.

Tetap: Kondisi dimana inputnya itu tetap/tidak berubah.
Terlarang: yaitu ketika kondisi pada outputnya itu sama(1,1) dan ini disebut terlarang.

contohnya: 
Kondisi X: pada input B0 dan B1, dan inputan pada B2,B3,B4,B5,B6 itu don't care.
Kondisi Toggle: yaitu ketika pada inputannya berubah ubah (1,0,1,0) berubah ubah.
Kondisi Tetap: yaitu ketika inputannya itu tetap setelah dari percobaan kondisi sebelumnya
Kondisi terlarang: yaitu ketika outputnya itu logikanya sama (1,1).


7. Link Download [Kembali]


- Tidak ada komentar:

Senin, 29 Mei 2023

TUGAS PENDAHULUAN 2 MODUL 2




PERCOBAAN 2 KONDISI 10

1. Kondisi [Kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=1

2. Gambar Rangkaian Simulasi [Kembali]





3. Video Simulasi [Kembali]




4. Prinsip Kerja [Kembali]

Prinsip kerja dari Percobaan 2 kondisi 10 adalah membuat rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=1.berdasarkan kondisi tersebut outputnya berupa 0 dan 1. ini terjadi karena input  R, S, dan clock nya berupa active low.
Sedangkan ketika clocknya memiliki input 0 dan R dan S nya logika 1 maka outputnya akan 1 karena active low akan bekerja pada logika 0. untuk kondisi toogle maka kita mengganti swichtnya di 1 dan 0 maka outputnya akan berubah. output yang berubah-berubah dinamakan toogle


 5. Link Download [Kembali]

- Tidak ada komentar:

TUGAS PENDAHULUAN 1 MODUL 2



PERCOBAAN 1 KONNDISI 14

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=0

2. Gambar Rangkaian Simulasi [Kembali]




 3. Video Simulasi [Kembali]


 4. Prinsip Kerja [Kembali]

Pada percobaan 1 Modul 2, dimana percobaan 2 dengan kondisinya 10, dengan perintah dimana Rangkaian T Flip Flop pada gambar dimodul dengan kondisi input B0=0 , B1=1, B2=1, dimana disini kita menggunakan T Flip Flop, dimana T flip flop adalah dasar Flip Flop dari J-K Flip Flop, yang mana dijadikan dengan 1 input. dan dipercobaan satu inputan ini dihubungkan dengan B1, dan terhubung dengan powersupply 5V, dan sepeerti yang kita tahu bahwa T flip flop ini jika inputnya aktif dan dipengaruhi oleh clock maka outputnya akan berubah dan jika tidak aktif walaupun dipengaruhi oleh clock maka outputnya tidak berubah. 


5. Link Download [Kembali]

- Tidak ada komentar:

Minggu, 28 Mei 2023

MODUL 2







1. Tujuan [Kembali]

    Merangkai dan Mensimulasikan macam jenis Flip Flop

2. Alat dan Bahan [Kembali]

   

(1,2,3)



(4)


  1. Panel DL 2203D 
  2. Panel DL 2203C 
  3. Panel DL 2203S 
  4.  Jumper

3. Dasar Teori [Kembali]

- FLIP FLOP

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).  Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.


a.    R-S Flip-Flop

R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S. 
 


Gambar 2.1 R-S Flip-Flop

b.    J-K Flip-Flop

Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya
  


Gambar 2.2 JK Flip-Flop

c.    D Flip-Flop

D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
 

Gambar 2.3 D Flip-Flop

d.    T Flip-Flop

T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.
 

 Gambar 2.4 T Flip-Flop


- Tidak ada komentar:

Selasa, 23 Mei 2023

LAPORAN AKHIR 2 PERCOBAAN 3




LAPORAN AKHIR 2 ( Percobaan 3)

1. Jurnal [Kembali]






2. Alat dan Bahan [Kembali]

     
Gambar Module D'Lorenzo
Gambar  Jumper


 3. Rangkaian Simulasi [Kembali]





4. Prinsip Kerja Rangkaian [Kembali]

Dalam percobaan 3 ini, untuk kondisi pertama kita set untuk nilai awal A dan B adalah 0 dengan saklar ke3 atau untuk input dari MR nya 0, dari input ini akan dicoba untuk mentrigger lampu yang output dari Q, setelah rangkaian di jalankan lampu Q mati sedangkan Q' hidup, untuk mentrigger lampu Q, kita risetime input dari B kita jadikan dari 0 jadi 1, dapat dilihat lampu akan hidup sebentar dan akan mati lagi ketika di risetime lagi, lampu juga akan hidup sebentar lalu mati lagi walaupun masih dalam aktif high/1 untuk input B. Kondisi lampu yang hidup sebentar tersebut dicatat waktunya dan dimasukkan ke dalam jurnal percobaan. 
Untuk kondisi kedua kita set nilai A dan B adalah sama sama 1, dapat dilihat outputnya sama dengan kondisi pertama yaitu lampu Q mati sedangkan lampu Q' hidup, untuk mentrigger lampu Q, kita harus lakukan falltime pada input A , yang berlogika 1 kita falltime ke 0 sehingga dilihat pada outputnya lampu Q akan hidup sebentar dan mati lagi disaat A masih berlogika 0.

 5. Video Rangkaian [Kembali]



 6. Analisa [Kembali]

-Bagaimana pengaruh perubahan nilai kapasitor dan resistor? jelaskan beserta rumus (percobaan 3)
analisa:
berdasarkan percobaan yang dilakukan didapat pengaruh resistor dan kapasitor, berbadinng lurus dengan lama atau delay berpindahnya LED H0 dan H3. dimana, jika resistor dan kapasitornya berkapasitas atau bernilai besar, maka perpindahan LED H0 dan ke H3, akan lebih lama dan begitupun sebaliknya, jika resisotr dan kapasitornya bernilai kecil maka perpindahan LED H0 ke H3 akan lebih cepat/cepat.

Rumus : t = (n(2) (R1 + Rn) C 

dapat dilihat pada rumus diatas bahwa resistor dan kapasitor berbanding lurus denga waktunya dan dari percobaan dan perhitungan terbukti bahwa multivibrator monostabil hanya mempunyai 1 keadaan stabil dan keadaan tidak stabil.

-Analisa dan bandingkan hasil jurnal yang didapatkan di praktikum dengan hasil jurnal perhitungan, carilah persentase errornya.
analisa:
dari hasil percobaannya, bahwa didapatkan hasil pada praktikum dengan hasil pada perhitungan memiliki perbedaan, dimana pada beberapa percobaan memiliki hasil yang mendekati perbedaan ini terjadi dikarenakan LED, H0 dan LED H3. tidak tepat dalam menekan tombol/stopwatch dengan benar/pas.


Persentase Error:





7. Link Download [Kembali]

Video Percobaan (Klik disini)
Download Datasheet LED(klik disini)
Switch (klik disini)
ic XOR (klik disini)
ic AND (klik disini)
ic OR (klik disini)



- Tidak ada komentar:

LAPORAN AKHIR 1 PERCOBAAN 1




LAPORAN AKHIR 1 (Modul 1 Percobaan 1)

1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

1. Gerbang NOT




   2. Gerbang AND






   3.Gerbang NAND








   4.Gerbang OR





   5. Gerbang NOR








    6. Gerbang XOR






    7.Gerbang XNOR







    8.Logic State 





   
  9. Logic Probe









 3. Rangkaian Simulasi [Kembali]




 4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan kali ini, menggunakan gerbang logika yaitu NOT, AND, OR, XOR, NAND, NOR dan XNOR. Dengan prinsip nya masing masing yaitu Ketika masing masing berlogika 1, maka output dari gerbang logika masing masing adalah berbeda juga.

Ketika b1 diganti dengan clock dengan kondisi b0 berlogika 0, maka output bisa kita gambarkan grafik sinyal nya berdasarkan output yang dilihat pada simulasi ketika clock saat kondisi aktif low atau 0 maka outputnya setelah melalui gerbang logika OR adalah 0, sedangkan ketika clock naik menjadi aktif high atau 1 maka output nya adalah 1 dengan menggunakan prinsip penjumlahan sehingga untuk output sinyal nya nanti akan mengikuti bentuk sinyal clock. Begitu juga saat melewati gerbang XOR ketika clock kondisi aktif low atau 0 maka output nya adalah 0 karena 0+0 adalah genap dan ketika clock kondisi aktif high atau 1 maka output nya adalah 1 karena 0+1 adalah ganjil dan kembali lagi bentuk sinyal output nya akan mengikuti bentuk sinyal clock. Dan seterusnya untuk semua gerbang dengan mengikuti prinsip dasar gerbang logika.



 5. Video Rangkaian [Kembali]





 6. Analisa [Kembali]
1. Bagaimana pengaruh masing" output gerbang ketika input B1 diubah menjadi Clock ? 

Pengaruh clock terhadap masing masing output gerbang logika adalah diantaranya, pada gerbang logika NOT yaitu ketika berlogika 1 maka outputnya berlawanan, yaitu berlogika 0. Pada gerbang AND outputnya sama, yaitu ketika input clock berlogika 1, maka outputnya berlogika 1, dan sebaliknya. Pada gerbang logika OR, ketika input berlogika 1 maka outputnya diam (1). dan Pada gerbang logika XOR, ketika input clock berlogika 1, maka outputnya berlawanan. Pada gerbang logika NAND yaitu krtika inputnya berlogika 1, maka inputnya berlawanan atau = nol. Pada gerbang NOR,  ketika berlogika 1 inputannya, outputnya menghasilkan diam/ tidak terpengaruh. Pada gerbang logika  XNOR, inputan sama dengan output.

Pada Inputan clock berlogika 0, pengaruhnya hampir sama dengan inputan yang berlogika 1, dan prinsipnya pun juga sama, pada gerbang logika AND, NAND, itu outputnya diam, berlogika 1 dan 0.


 7. Link Download [Kembali]

Video Percobaan (Klik disini)
Rangkaian Simulasi 1(Klik disini)
Rangkaian Simulasi 2 (Klik disini)
Download datasheet AND (klik disini)
Download datasheet XOR (klik disini)
Download datasheet OR (klik disini)
Download datasheet XNOR (klik disini)
- Tidak ada komentar:
Langganan: Postingan (Atom)

Entri yang Diunggulkan

  [ MENUJU AKHIR ] [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Perc...

  • Modul 1
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas...
  • Modul 2
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas...
  • MODUL 1
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas...