LAPORAN AKHIR 1 MODUL 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. IC 74LS112

2. Logic Probe

Logic Probe dijadikan sebagai hasil keluaran atau output

3. SPDT

SPDT adalah singkatan dari Single Pole Double Throw. Switch jenis ini dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan.

 

3. Rangkaian Simulasi [Kembali]

Percobaan 1 Asynchronous Binary Counter 4 bit dengan 4 J-K flip-flop.

1. Rangkailah Percobaan 1 Rangkaian Asynchronus Binary Counter 4 bit, dengan 4 J-K Flip Flop::

Bentuk Rangkaian Asynchronus Binary Counter 4 bit pada proteus dengan 4 J-K Flip Flop:

2.  Masukkan Input Switch B0 ke logika 1, Analisa Output yang terjadi, dan operasi reset dapat dilakukan setiap ketika set Switch B0 ke logika 0. kemudian Gambarkan bentuk sinyal CLK terhadap H0,H1,H2 dan H3, dan analisalah hasil yang didapatkan.

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian terdapat komponen 2 saklar spdt, 4 T flip flop dan 7 segment Pada rangkaian saklar spdt satu terhubung pada kaki S setiap flip flop dan spdt 2 terhubung pada kaki R setiap flip flop dan diberikan clock pada flip flop pertama. Flip Flop yang digunakan pada percobaan ini adalah T fip flop, karena inputan digabung menjadi 1,( J-K Flip flop).

 Logika yang diberukan adalah S= 1 dan R = 1 sehingga flip flop 1 yang diberikan clock akan mengeluarkan output toggle. Output ini di hubungkan pada logic Probe dan clock pada flip flop selanjutnya. Sehingga clock selanjutnya juga bersifat toggle dan dilanjutkan ke flip flop selanjutnya. Sehingga terjadi perubahan pada setiap flip flop secara bergantian dan membuat counter pada rangkaian. Pada rangkaian yang telah dibuat, dimana paling kanan adalah LSB dan paling kiri adalah MSB. Ketika dihubungkan ke masing masing Logic Probe, maka akan menunjukkan logika yang berbeda beda yang dimulai dari logika (0000),(0001),(0010),(0011)dst

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Analisa output percobaan berdasarkan IC yang digunakan!

Telah dilakukan percobaan 1 yang mana didapatkan penjelasan sebagai berikut 

- Rangkaian asyncronous counter menggunakan J-K flip flop.

- Inputan 1 sehingga R-S tidak aktif karena R-S aktif low.

- Hanya flip flop pertama yang terhubung secara langsung ke sinyal clock, inputan clock flip flop selanjutnya terhubung dengan output Q flip flop sebelumnya.

- Output pada H0, H1, H2, H4 bergulir dari 1 ke 0.

- Rangkaian asyncronous counter up karena clock terhubung ke output Q.

- Timing diagram 8 fasa pada jurnal.

2. Analisa sinyal output yang dikeluarkan J-K flip flop kedua dan ketiga!

- J-K flip flop ke 2 output Q nya ke H1, ketiga output Q nya ke H2.

- Clock J-K flip flop ke 2 terhubung ke output J-K flip flop 1, ketika terjadi fall time pada output H0 maka pada sinyal output H1 berubah (0 ke 1), begitu seterusnya.

- Clock J-K flip flop ke 3 terhubung ke output J-K flip flop 2, ketika terjadi fall time pada output H1 maka pada output H2 berubah (0 ke 1), output tidak berubah / sama dengan output sebelumnya.

7. Link Download [Kembali]

Link Download HTML (klik disini)

Link Download Video (klik disini)

Link Download Rangkaian (klik disini)

Link Download Datasheet 74LS112 (klik disini)

Link Download Switch SPDT (klik disini)